PowerPC 600

PowerPC 600 familien var den første familie af PowerPC processorer bygget. De var designet på Somerset facilitet i Austin, Texas, i fællesskab finansieret og bemandet af ingeniører fra IBM og Motorola som en del af AIM alliance. Somerset blev åbnet i 1992, og dens mål var at gøre den første PowerPC processor og derefter holde designe generelle formål PowerPC-processorer til pc'er. Den første inkarnation blev PowerPC 601 i 1993, og anden generation snart fulgte med PowerPC 603, PowerPC 604 og 64-bit PowerPC 620.

Kernefamilie

PowerPC 601

PowerPC 601 var den første generation af mikroprocessorer til at støtte den grundlæggende 32-bit PowerPC instruktionssæt. Designet indsats startede for alvor i midten af ​​1991, og den første prototype chips var tilgængelige i oktober 1992. De første 601 processorer blev indført i et IBM RS / 6000 arbejdsstation i oktober 1993, og de første Apple Power Macintosh den 14. marts 1994. 601 var det første avancerede single-chip implementering af POWER / PowerPC arkitektur designet på et nedbrud tidsplan for at etablere PowerPC på markedet og cementere AIM alliance. For at opnå en ekstremt aggressiv tidsplan, mens herunder væsentligt ny funktion implementering) designet gearede en række centrale teknologier og projektledelse strategier. 601 hold gearede meget af den grundlæggende struktur og dele af IBM RISC Single Chip processor, men også støtte til de fleste af de nye PowerPC instruktioner ikke i POWER instruktionssæt. Mens næsten alle del af RSC design blev ændret, og mange design blokke blev væsentligt ændret eller helt nydesignede givet helt anderledes forenet I / O-bus struktur og SMP / hukommelse sammenhæng support. Nye PowerPC ændringer, udnytte den grundlæggende RSC struktur var meget gavnligt for at reducere usikkerheden i chip-området / floorplanning og timing analyse / tuning. Værd at bemærke er, at 601 ikke kun gennemført betydelige nye nøglefunktioner såsom SMP, men det fungerede også som en bro mellem magt og de fremtidige PowerPC-processorer til at hjælpe IBM og softwareudviklere i deres overgange til PowerPC. Fra start af design til tape-out af de første 601 prototype var blot 12 måneder for at presse hårdt for at etablere PowerPC på markedet tidligt.

60x bus

For at hjælpe ind på hurtigt at indarbejde de 88.110 busarkitektur til 601 til fordel for alliancen og dens kunder, Motorola ledelsen forudsat ikke kun de 88110 bus arkitektur specifikationer, men også en håndfuld 88110 bus-færdigheder designere til at hjælpe med den 60x buslogik implementering og kontrol. I betragtning af Apple systemdesign holdet var bekendt med I / O-bus struktur fra Motorolas 88110 og dette I / O-bus implementering var veldefineret og dokumenteret, at 601 hold vedtaget bussen teknologi til at forbedre tid til markedet. Bussen blev omdøbt til 60x bussen når de er gennemført på 601. Disse Motorola sluttede over 120 IBM designere at skabe den 601.

  • Den Bus Interface til 32-bit Mikroprocessorer - IBM.com

Brug af 88110 bus som grundlag for 60x bussen hjalp tidsplaner på en række måder. Det hjalp Apple Power Macintosh hold ved at reducere mængden af ​​redesign af deres support ASICs og det reduceret mængden af ​​tid, der kræves for processoren designere og arkitekter til at foreslå, dokument, forhandle og lukke en ny bus-interface. Værdig til at bemærke er, at acceptere 88.110 bussen til fordel for Apples bestræbelser og alliancen var på bekostning af de første IBM RS / 6000 system design holdets indsats, der havde deres support ASICs allerede implementeret omkring RSC er helt anderledes bus struktur.

Denne 60x bus senere blev en temmelig lang levede grundlæggende grænseflade for de mange varianter af 601, 603, 604, G3, G4 og Motorola / Freescale PowerQUICC processorer.

Design

Chippen er designet til at passe en bred vifte applikationer og havde støtte til ekstern L2 cache og symmetrisk multiprocessing. Det havde fire funktionelle enheder, herunder en floating point enhed, et heltal enhed, en filial enhed og en sequencer enhed. Processoren omfattede også en hukommelse ledelse enhed. Det heltal rørledningen var fire etaper lang, filialen rørledningen to etaper lange, hukommelsen rørledningen fem faser lang, og floating-point rørledning seks etaper lange.

Først blev lanceret i IBM-systemer i efteråret 1993 blev det markedsført af IBM som PPC601 og af Motorola som MPC601. Det drives ved hastigheder fra 50 til 80 MHz. Det blev fremstillet ved anvendelse af en 0,6 um CMOS proces med fire niveauer af aluminium interconnect. Den dør var 121 mm² store og indeholdt 2,8 millioner transistorer. Den 601 har en 32 kB samlet L1-cache, en kapacitet, der blev anset for stor på det tidspunkt for en on-chip cache. Takket dels den store cache blev det anset for en højtydende processor i sit segment, udkonkurrerer de konkurrerende Intel Pentium. PowerPC 601 blev brugt i de første Power Macintosh-computere fra Apple, og i en række forskellige RS / 6000 arbejdsstationer og SMP servere fra IBM og Groupe Bull.

IBM var den eneste producent af de 601 og 601+ mikroprocessorer i sine Burlington, Vermont og East Fishkill, New York produktionsfaciliteter. 601 anvendes IBM CMOS-4s processen og 601+ anvendt IBM CMOS-5x processen. Et meget lille antal af disse 601 og 601+ processorer blev relabeled med Motorola logoer og varenumre og distribueres gennem Motorola. Disse kendsgerninger er noget overstregede gives der forskellige billeder af "Motorola MPC601", især en konkret sag af mesterlige Motorola markedsføring, hvor 601 blev kåret som en af ​​Time Magazine 1994 "Produkter of the Year" med en Motorola-mærkning.

PowerPC 601v

En opdateret version, PowerPC 601v eller PowerPC 601+, der arbejder ved 90 til 120 MHz blev indført i 1994. Det blev fremstillet i en nyere 0,5 um CMOS proces med fire niveauer af interconnect, hvilket resulterer i en matrice måler 74 mm². Den 601+ design blev optegnes ny karakteristik fra CMOS-4s til CMOS-5x af en IBM-eneste hold. For at undgå time-to-market forsinkelser fra design værktøjsskift og commonizing fab grundregler, både 601 og 601+ blev designet med IBM EDA værktøjer på IBM-systemer og blev fremstillet i IBM-only faciliteter.

  • Allen, M .; Becker, M .. "multiprocessing Aspekter af PowerPC 601 Microprocessor". Afvikling af Compcon. pp. 117-126.
  • Becker, Michael K. et al .. "PowerPC 601 Mikroprocessor". IEEE Micro. pp. 54-68.
  • Moore, C.R .. "PowerPC 601 Mikroprocessor". Afvikling af Compcon. pp. 109-116.
  • PowerPC 601 Whitepaper
  • Ars Technica artiklen

PowerPC 603

PowerPC 603 var den første forarbejdning gennemførelse af komplette 32-bit PowerPC arkitektur som angivet. Det er designet til at være en lav pris, lav ende processor til bærbare og indlejret brug. Et af de vigtigste elementer var strømsparefunktioner, som kunne dramatisk reducere strømkrav, tegning kun 2 mW i dvaletilstand. Den 603 har en fire-trins pipeline og fem udførelse enheder: heltal enhed, flydende punkt enhed, gren forudsigelse enhed, load / butik enhed og et system registreringsdatabasen enhed. Det har separate 8 KB L1 caches for instruktioner og data og en 32/64 bit 60x memory bus, nåede op til 75 MHz. Den 603 kerne havde ikke hardware-understøttelse for SMP.

PowerPC 603 havde 1,6 millioner transistorer og blev fremstillet af IBM og Motorola i en 0,5 um CMOS proces med fire niveauer af interconnect. Den dør var 85 mm² stor tegning 3 W ved 80 MHz. Den 603 arkitekturen er den direkte forfader til PowerPC 750 arkitekturen, markedsføres af Apple som PowerPC "G3".

Det blev anvendt i lave ende og bærbare Macintosh modeller, men også fundet udbredt anvendelse i forskellige indlejrede apparater. Processoren fik et noget dårligt ry i Apples computere, da 68k emuleringssoftware ikke passede ind i de forholdsvis små caches forårsager nogle forringet præstation i ældre software. Denne dårlige resultater gjorde det uacceptabelt som en bærbar CPU og blev ikke brugt i en sådan, forsinke Apple PowerBook 5300 og PowerBook Duo 2300 introduktion.

  • IBM hvidbog om PowerPC 603

PowerPC 603e og 603ev

Spørgsmålene om den 603 præstationer blev behandlet i PowerPC 603e. L1-cache blev udvidet og forbedret til 16 kB fire-vejs-set-associative data og instruktion caches. Uret hastighed processorerne blev fordoblet for, nåede 200 MHz. Krympning produktionsprocessen til 0,35 um tilladt for hastigheder på op til 300 MHz. Denne del kaldes PowerPC 603ev. Det 603e og 603ev har 2,6 millioner transistorer hver og er 98 mm² og 78 mm² store hhv. Den 603ev trækker højst 6 W ved 300 MHz.

PowerPC 603e var den første mainstream desktop-processor til at nå 300 MHz, som anvendt i Macintosh Performa 6500. Den 603e blev også brugt i accelerator kort fra Phase5 for Amiga linje af computere, med CPU'er spænder i hastigheder fra 160 til 240 MHz. PowerPC 603e stadig sælges i dag af IBM og Freescale, og andre som Atmel og Honeywell, der gør strålingsbeskyttede variant RHPPC. PowerPC 603e var også i hjertet af BeBox fra Be Inc. BeBox er bemærkelsesværdig, da det er et multiprocessing-system, noget 603 var ikke beregnet til. IBM også brugt PowerPC 603e processorer i ThinkPad 800 series bærbare computere. De 603e processorer også magten alle 66 satellitter i Iridium satellittelefon flåde. Satellitterne indeholder hver syv Motorola / Freescale PowerPC 603e processorer kører på nogenlunde 200 MHz hver.

  • Freescales 603e side
  • IBMs 603e side

G2

PowerPC 603e kerne, omdøbt G2 af Freescale, er grundlaget for mange indlejrede PowerQUICC II-processorer, og som sådan det holder på at blive udviklet. Freescales PowerQUICC II SoC processorer bære betegnelsen MPC82xx, og kommer i en række forskellige konfigurationer nå 450 MHz.

E300

Freescale har forbedret 603e kerne, kalder det E300, i PowerQUICC II Pro indlejrede processorer. Større 32/32 KB L1 caches og andre foranstaltninger præstationsfremmende blev tilføjet. Freescales PowerQUICC II Pro SoC processorer bære betegnelsen MPC83xx, og kommer i en række forskellige konfigurationer nå hastigheder på op til 667 MHz. Den E300 er også kernen i MPC5200B SoC processor, der anvendes i den lille EFIKA computer.

PowerPC 604

PowerPC 604 blev indført i december 1994 sammen med 603 og er designet som en højtydende chip til arbejdsstationer og entry-level servere, og som sådan havde støtte til symmetrisk multiprocessing i hardware. Den 604 blev udbredt i Apples high-end-systemer, og blev også brugt i Macintosh-kloner, IBMs low-end RS / 6000 servere og arbejdsstationer, Amiga accelerator boards, og som en integreret CPU til telekommunikation.

Den 604 er en superskalare processor er i stand til at udstede fire instruktioner samtidigt. Den 604 har en seks trin rørledning og seks udførelse enheder, der kan arbejde parallelt, efterbehandling op til seks instruktioner hver cyklus. To simple og én komplekse heltal enheder, én floating point unit, en gren Processing Unit styre ude af ordreafvikling og en belastning / butik enhed. Det har separate 16 KB data og instruktion L1 caches. Den eksterne interface er en 32- eller 64-bit 60x bus, der fungerer ved klokfrekvenser på op til 50 MHz.

PowerPC 604 indeholder 3,6 millioner transistorer og blev fremstillet af IBM og Motorola med en 0,5 um CMOS proces med fire niveauer af interconnect. Matricen målte 12,4 mm x 15,8 mm og trak 14-17 W ved 133 MHz. Den drives ved hastigheder mellem 100 og 180 MHz.

  • PowerPC om Apple: En arkitekturhistorie, del I / PowerPC 604
  • Gwennap, Linley. "PPC 604 Powers Past Pentium". Mikroprocessor Report, bind 8, nummer 5.
  • Song, Peter S .; Denman, Marvin; Chang, Joe. "PowerPC 604 RISC Microprocessor". IEEE Micro.

PowerPC 604e

PowerPC 604e blev indført i juli 1996 og tilføjet en betingelse register enhed og separat 32 KB data og instruktion L1 caches blandt andet ændringer i sin hukommelse delsystem og gren forudsigelse enhed, hvilket resulterer i en stigning på 25% ydeevne i forhold til sin forgænger. Det havde 5,1 millioner transistorer og blev fremstillet af IBM og Motorola på en 0,35 um CMOS proces med fem niveauer af interconnect. Den dør var 148 mm² eller 96 mm² store, fremstillet af Motorola og IBM henholdsvis tegning 16-18 W ved 233 MHz. Den drives ved hastigheder mellem 166 og 233 MHz og støttede en hukommelse bus op til 66 MHz.

  • IBMs PowerPC 604e side
  • Freescales PowerPC 604e side

PowerPC 604ev "MACH5"

PowerPC 604ev, 604r eller "Mach 5" blev introduceret i august 1997 og var hovedsagelig en 604e fremstillet af IBM og Motorola med en nyere proces, nåede højere hastigheder med et lavere energiforbrug. Den dør var 47 mm² lille fremstillet på en 0,25 um CMOS proces med fem niveauer af interconnect, og trak 6 W ved 250 MHz. Den drives ved hastigheder mellem 250 og 400 MHz og støttet en hukommelse bus op til 100 MHz.

Mens Apple faldt 604ev i 1998 til fordel for PowerPC 750, IBM holdt bruge det i entry-level modeller af sine RS / 6000 computere i flere år.

PowerPC 620

PowerPC 620 var den første gennemførelse af hele 64 bit PowerPC-arkitektur. Det var en anden generation PowerPC sammen med 603 og 604, men rettet mod high-end arbejdsstation og server-markedet. Det var stærke på papir og blev oprindeligt meningen, at blive lanceret sammen med sine brødre, men det blev udskudt til 1997. Når det kom frem, at præstation var sammenligneligt fattige og betydeligt billigere 604e overgået det. 620 blev derfor aldrig fremstilles i store mængder og fundet meget lidt brug. Den eneste bruger af PowerPC 620 var Groupe Bull i sin Escala UNIX-maskiner, men de levere ikke nogen store tal. IBM, som har til formål at bruge det i arbejdsstationer og servere, besluttede at vente på endnu mere kraftfuld RS64 og Power3 64-bit processorer i stedet.

620 blev fremstillet af Motorola i en 0,5 um proces. Det havde 6,9 ​​millioner transistorer og matricen havde et areal på 311 mm². Den betjenes ved clock satser mellem 120 og 150 MHz, og trak 30 W ved 133 MHz. En senere model blev bygget ved hjælp af en 0,35 um proces, der gør det muligt at nå 200 MHz.

620 svarede til 604. Det har en femtrins pipeline, samme støtte til symmetrisk multiprocesser og det samme antal udførelse enheder; en belastning / butik enhed, en filial enhed, en FPU, og tre heltal enheder. Med større 32 KB instruktion og data caches, støtte til en L2 cache, der kan have en kapacitet på 128 MB, og mere kraftfulde filial og load / butiksenheder, der havde flere buffere, de 620 var meget magtfulde. Filialen historie bordet var også større og kunne sende flere instruktioner, så processoren kan håndtere out-of-ordreafvikling mere effektivt end 604. floating point enhed også blev forbedret i forhold til 604. Med en hurtigere hente cyklus og støtte til flere centrale undervisning i hardware gjort det, kombineret med hurtigere og bredere databusser, mere effektive end FPU i 604.

6xx og GX busser

Systembussen var en bredere og hurtigere 128-bit memory bus kaldet 6xx bussen. Det var designet til at være et system bus til multiprocessorsystemer hvor processorer, caches, hukommelse og I / O var at blive tilsluttet, bistået af et styresystem chip. Den understøtter både 32- og 64-bit PowerPC-processorer, hukommelse adresser større end 32 bit, og NUMA-miljøer. Det blev også brugt i POWER3, RS64 og 601, samt 604-baserede RS / 6000 systemer. Bussen senere udviklet sig til GX bus af POWER4, og senere GX + og GX ++ i POWER5 og POWER6 hhv. GX Bussen bruges også i IBMs Z10 og z196 System z mainframes.

  • Artikel i BYTE
  • Bidrag til historien om Unix på Bull

Udvidet familie

PowerPC 602

PowerPC 602 var en skrabet udgave af PowerPC 603, specielt lavet til spilkonsoller fra Motorola og IBM introduceret i juni 1995. Det har mindre L1 caches, en singe præcision floating-point enhed og en nedtrappet gren forudsigelse enhed. Det blev tilbudt ved hastigheder fra 50 til 80 MHz, og trak 1,2 W ved 66 MHz. Det bestod af 1 million transistorer, og det var 50 mm² stort fremstillet i en 0,5 um, CMOS proces med fire niveauer af interconnect.

3DO udviklet M2 spilkonsol, der bruges to PowerPC 602s, men det blev aldrig markedsført.

  • Artikel på CPUShack

PowerPC 603q

Den 21. oktober 1996 fabless halvleder selskab Quantum Effect Devices annonceret en PowerPC 603-kompatibel processor med navnet "PowerPC 603q" i Microprocessor Forum. På trods af sit navn, var det ikke har noget til fælles med alle andre 603. Det var en fra bunden gennemførelsen af ​​32-bit PowerPC-arkitektur rettet mod den høje ende embedded marked udviklet over to år. Som sådan, det var lille, enkel, energieffektiv, men kraftfuld; svarende til den dyrere 603e under tegning mindre strøm. Det havde en i orden, fem-trins pipeline med en enkelt heltal enhed, en dobbelt præcision floating point enhed og separat 16 kB instruktion og 8 kB data caches. Mens heltal enhed var et helt nyt design, blev FPU afledt af R4600 for at spare tid. Det var 69 mm² lille hjælp af en 0,5 um fabrikation proces og trak blot 1,2 W ved 120 MHz.

Den 603q designet til Motorola, men de trak sig ud af kontrakten før 603q gik i fuld produktion. Som et resultat, kunne 603q blev aflyst som QED ikke fortsætte med at markedsføre processoren, da de manglede en PowerPC licens af deres egne.

  • Quantum Effect enheder. QED annoncerer PowerPC Mikroprocessor Technology Development Ud over de eksisterende MIPS Microprocessors ..
  • Turley, Jim. "QED s PowerPC 603q hoveder til Low Cost". Mikroprocessor-rapporten, s. 22-23.

PowerPC 613

"PowerPC 613" synes at være et navn Motorola havde givet en tredje generation PowerPC. Det angiveligt blev omdøbt "PowerPC 750" som svar på Eksponentiel Technologys x704 processor, der er designet til at outgun de 604 med en bred margin. Der er næppe nogen kilder bekræfter noget af dette selv, og det kan være ren spekulation, eller en henvisning til en helt anden processor.

PowerPC 614

Svarende til PowerPC 613, de "PowerPC 614" kunne have været et navn givet af Motorola til en tredje generation PowerPC, og senere omdøbt af samme grund som 613. Det er blevet foreslået, at den del blev omdøbt "PowerPC 7400", og Motorola selv rumlede det til den fjerde generation PowerPC, selvom de arkitektoniske forskelle mellem "G3" og "G4" var lille. Der er næppe nogen kilder bekræfter noget af dette selv, og det kan være ren spekulation, eller en henvisning til en helt anden processor.

PowerPC 615

Den "PowerPC 615" er en lidet kendt PowerPC-processor fra IBM annonceret i 1994. Dens vigtigste funktion var at inkorporere en x86 kerne på dør, hvilket gør processoren i stand til indbygget behandle både PowerPC og x86 instruktioner. Et operativsystem, der kører på PowerPC 615 kan enten vælge at udføre 32-bit eller 64-bit PowerPC instruktioner, 32-bit x86 instruktioner eller en blanding af tre. Blanding instruktioner ville indebære en kontekst kontakten i CPU'en med en lille overhead. De eneste operativsystemer, der støttede 615 var Minix og en særlig udgave udvikling af OS / 2.

Det var 330 mm² stor og fremstillet af IBM på et 0,35 um proces. Det var pin kompatibelt med Intels Pentium-processorer og sammenlignelig i hastighed. Processoren blev kun produceret i prototype eksempler, og programmet blev dræbt i en del af, at Microsoft sandsynligvis ville aldrig give støtte til processoren. Ingeniører, der arbejder på PowerPC 615 ville senere finde vej til Transmeta, hvor de arbejdede på Crusoe-processor.

  • Artikel i registeret
  • Artikel i BYTE

PowerPC 625

"PowerPC 625" var den tidlige navn for Apache-serien 64-bit PowerPC-processorer, designet af IBM baseret på "Amazon" PowerPC-AS instruktionssæt. De blev senere omdøbt til "RS64". Betegnelsen "PowerPC 625" aldrig blev brugt til den endelige processorer.

PowerPC 630

"PowerPC 630" var den tidlige navn til den høje ende 64 bit PowerPC-processor, der er designet af IBM til at forene POWER og PowerPC instruktionssæt. Det blev senere omdøbt til "POWER3", sandsynligvis for at skelne den fra de mere forbrugerorienterede "PowerPC" processorer, der anvendes af Apple.

PowerPC 641

"PowerPC 641", kodenavn Habanero, er en hedengangne ​​PowerPC projekt ved IBM i 1994-1996 tidsramme. Det er blevet foreslået, at var den tredje generation PowerPC baseret på 604 processor.

  0   0
Forrige artikel Boys Town Gang

Kommentarer - 0

Ingen kommentar

Tilføj en kommentar

smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile
Tegn tilbage: 3000
captcha