Oplad fælde flash

Oplad Trap Flash er en halvleder hukommelse teknologi, der anvendes til at skabe ikke-flygtige NOR og NAND flash-hukommelse. Teknologien adskiller sig fra den mere konventionelle flydende-gate MOSFET-teknologi, at den anvender en siliciumnitridfilmen at gemme elektroner snarere end doteret polykrystallinsk silicium typisk af en flydende gate struktur. Denne tilgang gør det muligt for hukommelse fabrikanter for at reducere produktion koster fem måder:

  • Færre procestrin er nødvendige for at danne en afgift opbevaring node
  • Mindre proces geometrier kan anvendes
  • Flere bits kan gemmes på en enkelt flash-hukommelse celle.
  • Forbedret pålidelighed
  • Højere udbytte idet afgiften fælden er mindre modtagelig for punktdefekter i tunnelen oxidlaget

AMD og partneren Fujitsu banebrydende produktionen af ​​charge-fældefangst flash-hukommelse i 2002 med indførelsen af ​​GL NOR flash memory familie, og det samme forretning, nu opererer under Spansion navn, har produceret afgift fældefangst enheder i høj lydstyrke siden dengang . Oplad fældefangst flash tegnede sig for 30% af 2008 's $ 2500000000 NOR flash markedet. Saifun Semiconductors, der licenseret en stor ladning fældefangst teknologi portefølje til flere virksomheder, blev overtaget af Spansion i marts 2008.

Selvom afgiften fældefangst konceptet har været kendt siden 1967, det var ikke før 2002, at AMD og Fujitsu producerede store mængder charge-fældefangst flash-hukommelser.

Historie

Afgiften fældefangst mekanisme, først observeret i 1960'erne, blev brugt som et lager mekanisme i EEPROM før det blev populære til brug i flash-hukommelse.

Oplad Trapping før flash i EEPROM

Charge indfangning hukommelsesteknologi blev først introduceret gennem opfindelsen af ​​transistoren MNOs ved HAR Wegener i 1967. Denne enhed kan programmeres ved anvendelse af en 50-volt frem eller tilbage forspænding mellem gate og kanalen til fælde afgifter, som vil påvirke tærskelspændingen for transistoren.

I 1977, P.C.Y. Chen, udgivet et papir beskriver opfindelsen af ​​SONOS, en teknologi med langt mindre krævende program og slette betingelser og længere opbevaring gebyr. Denne forbedring førte til manufacturable EEPROM enheder baseret på charge-fældefangst SONOS i 1980'erne.

I 1998 Boaz Eitan af Saifun Semiconductor patenteret en flash-hukommelse teknologi ved navn NROM der benyttede sig af en afgift fældefangst lag for at erstatte den flydende gate, der bruges i konventionelle flash memory design. To vigtige innovationer vises i dette patent:

  • Lokaliseringen af ​​de injicerede negative og positive ladninger tæt på cellens Drain / kildeterminalerne
  • Ved hjælp af en Reverse Læs koncept til at opdage cellens lagrede data i hver ende af afgiften fælde

Disse to nye ideer aktiveret højt cykling således at pålidelig opladning fælde flash-produkter, der skal produceres for første gang siden anklagen fældefangst konceptet blev opfundet 30 år tidligere. Endvidere hjælp af disse begreber er det muligt at oprette to separate fysiske bits per celle, fordobler kapaciteten af ​​lagrede data per celle.

Disse nyskabelser blev yderligere forbedret på AMD og Fujitsu og først sat i produktion volumen af ​​disse selskaber i hvad der blev kaldt "MirrorBit Flash-hukommelse."

Spansion MirrorBit Flash-hukommelse

I 2002 meddelte AMD en ny flash memory teknologi kaldes det "MirrorBit." Spansion brugt dette produkt for at reducere produktionsomkostningerne og udvide tætheden vifte af NOR flash-hukommelse fortid, af konventionel NOR flash og for at matche prisen på det multi-level cell NOR flashen fremstillet af Intel.

Den MirrorBit cellen anvender en afgift trapping lag ikke kun som en erstatning for en traditionel flydende gate, men det tager også fordel af den ikke-ledende natur af ladningslagringsanordningen nitrid at tillade to bits til at dele den samme hukommelse celle. Vist i figur 1 bittene opholde ved modsatte ender af cellen og kan læses ved at køre en strøm gennem kanalen i forskellige retninger.

Produkter med succes er blevet gjort for at kombinere denne tilgang med flere niveauer celle-teknologi til at indeholde fire bits på en celle.

Charge Trapping Operation

Ligesom flydende gate lagercelle, en afgift indfangning celle benytter en variabel ladning mellem styregaten og kanalen at ændre tærskelspændingen for transistoren. Mekanismerne til at ændre denne afgift er forholdsvis ens mellem den flydende gate og afgiften fælden, og de læste mekanismer er også meget ens.

Charge Trapping vs flydende gate mekanismer

I en afgift trapping flash elektroner lagres i en fælde lag ligesom de er gemt i flydende gate i en standard flashhukommelse, EEPROM eller EPROM. Den afgørende forskel er, at afgiften trapping lag er en isolator, medens den flydende gate er en leder.

Høje skrive belastninger i en flash-hukommelse forårsage stress på tunnelen oxidlaget skabe små forstyrrelser i krystalgitteret kaldet "oxid fejl." Hvis et stort antal af sådanne forstyrrelser er skabt en kortslutning udvikles mellem den flydende gate og transistorens kanal og flydende gate kan ikke længere holde en afgift. Dette er den egentlige årsag til flash slid-out, der er angivet som chippen er "udholdenhed". For at reducere forekomsten af ​​sådanne kortslutninger, flydende gate flash er fremstillet ved hjælp af en tyk tunnel oxid, men det bremser slette når Fowler- Nordheim tunneling anvendes og tvinger designet til at bruge en højere spænding tunneling, der sætter nye byrder på andre dele af chippen.

En afgift fældefangst celle er relativt immun over for sådanne vanskeligheder, da afgiften fældefangst lag er en isolator. En kortslutning skabt af en oxid defekt mellem gebyret trapping lag og kanalen vil dræne kun elektronerne i umiddelbar kontakt med den korte, efterlader de andre elektroner i stedet for at fortsætte med at kontrollere tærskelspændingen af ​​transistoren. Da kortslutninger er mindre af en bekymring, kan et tyndere tunnel oxidlag anvendes øge trapping lagets kobling til kanalen og fører til en hurtigere program hastighed og sletning med lavere tunneling spændinger. De lavere tunneling spændinger til gengæld lægge mindre vægt på tunnelen oxidlag, hvilket fører til færre afbrydelser gitter.

En anden vigtig fordel ved at anvende en afgift fange celle er, at den tynde afgift trapping lag reducerer kapacitive kobling mellem naboceller for at forbedre ydeevnen og skalerbarhed.

At få afgiften på opladning fældefangst lag

Elektroner flyttes over på den afgift, fældefangst lag på samme måde den måde, at flydende gate NOR flash er programmeret via kanal hot elektron injektion mekanisme også kendt som Hot-carrier injektion. Kort sagt, er en høj spænding placeret mellem styregaten mens en medium-høj spænding påføres på kilden og drænet, mens en strøm induceres fra kilden til afløb. Disse elektroner, der har fået tilstrækkelig energi ved tilbagelæggelse gennem høj feltet regionen nær afløbet vil koge af fra kanalen, der skal injiceres i afgift trapping lag, hvor de kommer til at hvile.

Fjernelse af en afgift fra afgiften fældefangst lag

Oplad fældefangst flash slettes via hot hul injektion i modsætning til Fowler-Nordheim tunneling metode anvendes i både NAND og NOR flash til sletning. Denne fremgangsmåde anvender et felt, i stedet for den nuværende anvendes i FN, at flytte huller mod afgift trapping lag for at fjerne afgiften.

Produktion Charge Trapping Flash

Oplad fældefangst flash ligner i fremstillingen til flydende gate flash med visse undtagelser, der tjener til at forenkle fremstillingen.

Materialer forskelle fra Floating Gate

Både flydende gate flash og oplade fældefangst flash bruge en stakket port struktur, hvor en flydende gate eller afgift fældefangst lag ligger umiddelbart over kanalen, og under en kontrol gate. Den flydende gate eller afgift trapping lag er isoleret fra kanalen via en tunnel oxidlag og fra styregaten af ​​en port oxidlag. Materialer til alle disse lag er de samme med undtagelse af lageret lag, som er ledende polysilicium til den flydende gate struktur og er typisk siliciumnitrid for afgift fælde.

Forholdet mellem Charge diffusering til Silicon Nanokrystaller

Freescale Semiconductor fremstiller en noget lignende teknologi virksomheden kalder "Thin Film Storage" i sin mikrocontroller eller MCU linje. Den Freescale tilgang bruger silicium nanokrystaller som ledende øer i en ikke-ledende lag af siliciumoxid.

Ligesom den mere konventionelle siliciumnitrid afgift fælde, går elektroner ikke flyde fra den ene side af det flydende gate til en anden, som strækker sig cellens slid.

Denne nanocrystal tilgang fremstilles i volumen ved Freescale og oplade fældefangst opbevaring i almindelighed er under udvikling på ST Microelectronics, Philips, Renesas, Samsung, Toshiba, Atmel og Spansion.

Process forskelle fra Floating Gate

Da nitrid afgift trapping lag er ikke-ledende, behøver det ikke at være mønstret - alle charge fælder er allerede isoleret fra hinanden. Dette kan bruges til at forenkle fremstillingen.

Flydende gate strukturer have krævet mere omfattende gate dielektrika i de sidste par proces generationer og i dag almindeligt brug en ONO struktur, som er mere kompliceret at fremstille og er unødvendigt i en afgift-fældefangst flash.

En fordel af nitridlaget er, at det er mindre følsomt over for høje temperaturer fabrikation behandling end polysilicium anvendes i en flydende gate. Dette forenkler behandlingen af ​​lagene over afgiften fælde.

Spansion har i en marketing brochure hævdede, at behandlingen omkostningerne ved en MirrorBit NOR flash wafer er lavere end for en konventionel flydende gate wafer da der er 10% færre fotolitografi maske trin, og 40% færre "kritisk" trin Infineons marketingmateriale viste, at 15% færre maske trin blev forpligtet til at foretage opladning trapping NAND flash end at fremstille tilsvarende flydende gate produkt.

MirrorBit Flash-hukommelse

Spansion s MirrorBit Flash og Saifun s NROM er to flash-hukommelser, der bruger en afgift fældefangst mekanisme nitrid til at gemme to bit på samme celle effektivt fordoble hukommelseskapacitet en chip. Dette gøres ved at placere afgifter på begge sider af afgiften fælde lag. Cellen læses ved hjælp af fremadrettede og reverse strømme gennem kanalen til at læse begge sider af afgiften fælde.

MirrorBit drift - at få 2 bit på cellen

Under CHE programmering af varme elektroner injiceres fra kanalen ind i afgift trapping lag mod den forspændte drain ende af kanalen, men ikke fra den flydende kilde enden af ​​kanalen. Ved at lade transistorens kilde og dræn for at skifte fra den ene ende af kanalen til den anden, kan afgifterne skal injiceres og lagres i afgift trapping lag over hver ende af kanalen.

På lignende måde kan den ene ende af afgiften indfangning cellen slettes ved at placere sletning feltet på en anden af ​​kanalen ende eller, så den anden ende til at flyde som vist i figur 3. Band-til-band Hot Hole Erase skaber huller, der er fanget lokalt hvoraf nogle rekombinere med elektroner til at fjerne ladning fra den ende af afgiften fælde.

Reading 2 bits fra cellen

Den MirrorBit read udføres meget enkelt ved at vende kilde- og afløb kontakter. Krydset udtynding område strækker sig fra afløbet side skjolde kanalen fra afgiften på siden af ​​afgiften fældefangst celle, der ligger over afløbet. Nettoresultatet af dette er, at drain-side afgift har ringe effekt på den strøm, som løber gennem kanalen, mens kilden-side ladning bestemmer grænsen for transistoren.

Når kilde og dræn tilbageføres, den modsatte side ladning bestemmer transistoren tærskel.

På denne måde to forskellige spændingsniveauet ved hver ende af afgiften indfangning celle vil medføre to forskellige strømme til at strømme gennem cellen, afhængigt af retningen af ​​strømgennemgangen.

Future Charge Trap Kørselsvejledning

Charge Trapping NAND - Samsung og andre

Samsung Electronics i 2006 oplyses sin forskning i brugen af ​​Charge Trapping Flash for at tillade fortsat skalering af NAND teknologi ved hjælp cellestrukturer svarende til plane strukturer i brug på det tidspunkt. Teknologien er afhængig af en SONOS eller Monos kondensator struktur, lagring af oplysningerne i charge fælder i nitridlaget.

Samsung videregives to cellestrukturer: TANOS til 40 nm, hvor forskere mente, at den eksisterende 3D cap struktur ikke kunne fremstilles, og THNOS, hvor aluminiumoxid vil blive erstattet med et ukendt høj k dielektrisk materiale. Den høje-k materiale blev forventes at give længere retentionstider end aluminiumoxid struktur.

I en cap-struktur styregaten forlænges til dannelse af en barriere mellem tilstødende flydende porte i en konventionel flydende gate celle.

I løbet af de følgende fem år mange enheder designere fundet måder at skubbe hætten struktur til stadigt strammere proces geometrier, med succes producerer NAND på 30 nm noden med denne tilgang.

Oplad fældefangst stadig ses som en fremtidig teknologi til NAND flash, men det er under overvejelse mere for vertikale strukturer end for plane celler.

Hvorfor NAND brug opladning fældefangst teknologi

NAND flash er skalering meget aggressivt som processer migrere, bredden af ​​grænsefladen mellem styregaten og flydende gate krymper i forhold til kvadratet på krympning og afstanden mellem flydende porte krymper i forhold til processen skrumpe, men flydende gate tykkelse forbliver den samme. Dette betyder, at koblingen mellem tilstødende flydende porte bliver større end koblingen mellem styregaten og flydende gate, der fører til beskadigelse af data mellem tilstødende bits.

Som processer fortsætte med at skrumpe, bliver det stadig mere problematisk. Af denne grund styregaten i moderne NAND flash er rekonfigureret til at lægge låg på flydende gate. I en cap-struktur styregaten forlænges til dannelse af en barriere mellem tilstødende flydende porte i en konventionel flydende gate celle Dette tjener til at reducere koblingen til den tilstødende flydende gate samtidig øge koblingen mellem den flydende gate og styregaten. En ulempe er, at kontrollen gate par til den kanal, så skal der træffes foranstaltninger til at minimere denne kobling.

Man troede i 2006, at den eksisterende flydende gate cap struktur ikke kunne fremstilles ved processer mindre end 50 nm noden grund af vanskeligheder med at producere den komplekse tre-lags ONO gate-oxid, at disse enheder kræver.

Samsung annoncerede selv i slutningen af ​​2006, at inden 2008 ville sætte en sådan anordning i produktion på 40 nm proces node, men i løbet af de fem år efter denne meddelelse mange enhed designere fundet måder at skubbe hætten struktur til stadigt strammere proces geometrier, med succes producerer NAND ned til 20 nm node med denne fremgangsmåde.

Afgiften fældefangst tilgang stadig ses som en fremtid for NAND flash til processer mindre end 20 nm og er under overvejelse for både plane såvel som vertikale 3D strukturer.

Hvornår kan denne ændring ske

I dag SanDisk hævder, at selskabet forventer at fortsætte med at bruge konventionelle NAND strukturer til en anden node i 10-19 nm. Dette indebærer, at standard-enhed strukturer kunne forblive på plads, indtil branchen når 10 nm, dog udfordringerne i at producere en pålidelig flydende gate bliver mere alvorlige med hver proces skrumpe.

På den anden side, den internationale Technology Roadmap til halvledere procesteknologi køreplan for 2010 Proces Integration, Enheder og konstruktioner tabeller viser vedtagelse beregning fældefangst starter ved 22 nm i 2012, og bliver mainstream i 2014 med 20 nm proces.

Det er muligt, at en plan afgift trapping celle vil blive anvendt til fremtidige processer. Ingen producenter har endnu offentliggjort deres processer for geometrier mindre end 19 nm.

Oplad fældefangst lag for vertikale strukturer

Vertikale strukturer ses som et logisk næste skridt for NAND flash, bliver levedygtige, når yderligere horisontal skalering. Da lodrette træk ikke kan ætses sidelæns, en afgift fældefangst lag bliver en meget interessant måde at opbygge en lodret NAND flash streng.

Toshiba og Samsung har oplyst prototyper til vertikal charge fældefangst NAND strukturer.

Toshibas BIC og Samsungs 3D-NAND

Toshiba og Samsung har udviklet et middel til at opbygge en standard NAND flash bitstreng lodret i stedet for vandret for at øge antallet af bit i et givet område af silicium.

En idé af tværsnittet på dette er vist i figur 6. I denne tegning de røde dele repræsenterer ledende polysilicium, den blå er siliciumdioxid isolerende lag, og den gule er nitrid afgift trapping lag.

De lodrette strukturer er cylindre, der implementerer en kanal, der er pakket ind i skiftevis dielektriske og opladning fældefangst lag. At fremstille en sådan indretning lag af ledende polysilicon og siliciumdioxid dielektrikum aflejres først på toppen af ​​en silicium substrat, der indeholder standard CMOS logiske elementer. En grøft derefter ætset og dens vægge er deponeret først med siliciumdioxid, så siliciumnitrid, derefter en anden siliciumdioxidlag, der danner porten dielektriske, afgiften fælde, og tunnelen dielektriske i nævnte rækkefølge. Endelig hullet er fyldt med ledende polysilicium, der danner kanalen. De vekslende lag af ledende polysilicium funktion som kontrol porte i denne struktur.

Denne struktur drager fordel af det faktum, at afgiften fælde lag ikke behøver at være isoleret mellem hver kontrol gate, så det behøver ikke være ætset i lodret retning.

Oplad fældefangst i indlejrede erindringer

En fordel at opkræve fældefangst flash har over andre teknologier er, at den kan relativt let indlejret med en standard logik proces. En standard logik proces kan omdannes til en logik-plus-flash proces ved tilsætning af yderligere tre højspændings masker og yderligere tre centrale CTF masker, og ingen af ​​disse seks masker er en kritisk fase Alle andre logiske processer kan deles direkte.

Yderligere læsning

  •  Pressemeddelelse, "Samsung unwraps 40nm afgift fælde flash-enhed", Solid State Technology, september 11, 2006.
  •  Kinam Kim, "Teknologi for sub-50 nm DRAM og NAND flash produktion," Electron Devices Meeting, 2005. IEDM Teknisk Digest, s. 323- 326.
  •  Sanghun Jeon et al. "Høj arbejds-funktion metal gate og høj K dielektrikum for opladning fælde flash-hukommelse enhed applikationer," IEEE Trans. Elect. Dev., Bind. 52 nr. 12, pp. 2654-2659, Dec. 2005.
  •  Saied Tehrani, et al. "Fremtiden for charge-fældefangst flash-hukommelse", EE Times, 17 Juni 2013
  0   0
Forrige artikel ABN AMRO
Næste artikel CJLF-FM

Kommentarer - 0

Ingen kommentar

Tilføj en kommentar

smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile
Tegn tilbage: 3000
captcha